Vom Rohsilizium zum Substrat: Produktionstechnologien der Mikroelektronik

In der modernen Welt, die zunehmend von Digitalisierung, künstlicher Intelligenz und Automatisierung geprägt ist, bildet ein einziges chemisches Element das unangefochtene Fundament unseres technologischen Fortschritts: Silizium.

Ob in Smartphones, Laptops, medizinischen Geräten oder in der Steuerungselektronik von Elektroautos – ohne Mikrochips stünde die Welt still. Doch bevor ein Mikrochip seine komplexe Arbeit aufnehmen kann, bedarf es eines Trägermaterials, das in seiner physikalischen und chemischen Perfektion in der Natur nicht vorkommt. Dieses Trägermaterial ist der Silizium-Wafer. 

Ein Wafer ist eine hauchdünne, kreisrunde Scheibe aus hochreinem, monokristallinem Silizium. Er dient als Substrat (Grundplatte), auf dem in hunderten komplexen fotolithografischen und chemischen Schritten integrierte Schaltkreise (ICs) aufgebaut werden. Die Transformation von gewöhnlichem Quarzsand zu einer atomar flachen, spiegelnden Scheibe ist einer der anspruchsvollsten industriellen Prozesse, die die Menschheit je entwickelt hat.

Dieser Fachbeitrag widmet sich detailliert der gesamten Wertschöpfungskette der Wafer-Herstellung.

Er beleuchtet die physikalischen und chemischen Prozesse, vergleicht etablierte Technologien und gibt einen umfassenden Überblick über den aktuellen Markt sowie die wichtigsten Akteure, die auch den DACH-Raum (Deutschland, Österreich, Schweiz) mit diesen essenziellen Hightech-Komponenten versorgen. Ziel ist es, sowohl Fachleuten als auch technisch interessierten Laien ein tiefgreifendes Verständnis für die Produktionstechnologien der Mikroelektronik zu vermitteln.

Der globale Markt für Silizium-Wafer ist ein hochgradig konsolidierter und extrem kapitalintensiver Sektor.

Wenige Großkonzerne dominieren die weltweite Produktion, da die Eintrittsbarrieren enorm hoch sind. Der Bau einer modernen Fabrik zur Wafer-Herstellung verschlingt Milliardenbeträge, und das erforderliche Know-how in der Kristallografie und Oberflächenchemie ist über Jahrzehnte gewachsen.

Aktuell wird der Markt von zwei Megatrends getrieben.

Zum einen sorgt der exponentielle Aufstieg der künstlichen Intelligenz (KI) und des High-Performance-Computings (HPC) für eine immense Nachfrage nach hochmodernen Logik- und Speicherchips.

Zum anderen erfordert die Elektrifizierung des Transportwesens (E-Mobilität) und der Ausbau erneuerbarer Energien gigantische Mengen an Leistungshalbleitern. 

Der technologische Stand der Technik bei Standard-Logik- und Speicherchips wird heute von Wafern mit einem Durchmesser von 300 Millimetern (12 Zoll) dominiert. Diese Größe bietet den Chipherstellern den idealen Kompromiss aus Produktionsausbeute und Handhabbarkeit.

Zwar gab es in der Vergangenheit Bestrebungen der Industrie, auf 450-Millimeter-Wafer umzusteigen, um die Kosten pro Chip weiter zu senken, jedoch wurden diese Pläne aufgrund der exorbitanten Entwicklungskosten für das entsprechende Produktionsequipment vorerst auf Eis gelegt. Für spezialisierte Anwendungen, wie etwa analoge Schaltkreise, MEMS (Mikroelektromechanische Systeme) oder diskrete Bauelemente, sind auch Wafer mit Durchmessern von 200 Millimetern (8 Zoll) oder gar 150 Millimetern (6 Zoll) weiterhin stark gefragt und erleben derzeit sogar eine Renaissance.

Ein entscheidendes Kriterium für den Stand der Technik ist die Reinheit des Materials. Die Halbleiterindustrie verlangt nach "Electronic Grade Silicon" (EGS). Die Reinheitsanforderung wird oft als "Eleven Nines" (Elf Neunen) bezeichnet.

Das bedeutet, dass das Silizium zu 99,999999999 % rein sein muss. Auf zehn Milliarden Siliziumatome darf statistisch gesehen nur ein einziges Fremdatom kommen. Jede höhere Kontamination würde die elektrischen Eigenschaften des späteren Mikrochips unvorhersehbar verändern und ihn unbrauchbar machen.

Der Weg vom Sand zum fertigen Substrat ist lang und erfordert eine Verkettung von metallurgischen, chemischen und mechanischen Meisterleistungen. Im Folgenden werden die einzelnen Produktionsschritte detailliert aufgeschlüsselt.

Der Prozess beginnt mit Quarzsand (Siliziumdioxid, SiO2), der in großen Mengen in der Erdkruste vorkommt. In einem Lichtbogenofen wird der Quarzsand bei Temperaturen von etwa 1900 °C zusammen mit Kohlenstoff (meist in Form von Kohle, Koks oder Holzchips) erhitzt. Bei dieser karbothermischen Reduktion reagiert der Sauerstoff des Quarzes mit dem Kohlenstoff zu Kohlenmonoxid (CO), welches entweicht. Zurück bleibt flüssiges, metallurgisches Silizium (MGS). Dieses Material hat eine Reinheit von etwa 98 bis 99 %. Für die Stahlindustrie oder die Herstellung von Solarmodulen der unteren Güteklasse mag dies ausreichen, für die Mikroelektronik ist es jedoch noch viel zu stark verunreinigt. 

Um die "Eleven Nines"-Reinheit zu erreichen, muss das Silizium chemisch umgewandelt und gereinigt werden. Der industrielle Standard hierfür ist der sogenannte Siemens-Prozess.

Zunächst wird das pulverisierte metallurgische Silizium in einem Wirbelschichtreaktor bei etwa 300 °C mit gasförmigem Chlorwasserstoff (HCl) zur Reaktion gebracht. Dabei entsteht Trichlorsilan (HSiCl3), eine bei Raumtemperatur flüchtige Flüssigkeit.

Der geniale Aspekt dieses Schrittes ist, dass sich Trichlorsilan hervorragend destillieren lässt. Durch mehrfache fraktionierte Destillation werden Verunreinigungen wie Eisen, Aluminium, Bor oder Phosphor, deren Siedepunkte sich von dem des Trichlorsilans unterscheiden, nahezu vollständig entfernt.

Das hochreine Trichlorsilan-Gas wird anschließend in einen Abscheidereaktor (Bell-Jar-Reaktor) geleitet. In diesem Reaktor befinden sich dünne, U-förmige Siliziumstäbe, die durch elektrischen Strom auf über 1000 °C erhitzt werden.

Zusammen mit Wasserstoffgas wird das Trichlorsilan über diese heißen Stäbe geleitet.

Es kommt zur chemischen Gasphasenabscheidung (CVD): Das Trichlorsilan zersetzt sich, und elementares, hochreines Silizium lagert sich Atom für Atom auf den Stäben ab. Die Stäbe wachsen im Laufe von Tagen zu dicken Säulen heran. Das Ergebnis ist hochreines, polykristallines Silizium (Polysilizium). Es ist extrem rein, besteht aber noch aus unzähligen kleinen, ungeordneten Kristallen und ist somit für Mikrochips noch nicht nutzbar.

Um aus dem polykristallinen Silizium einen perfekten Einkristall (Monokristall) zu formen, in dem jedes Atom an einem exakt definierten Platz im Kristallgitter sitzt, wird meist das Czochralski-Verfahren (CZ) angewendet.

Das Polysilizium wird in Stücke gebrochen und in einen Tiegel aus hochreinem Quarzglas gegeben. Dieser Tiegel befindet sich in einem Vakuum- oder Edelgas-Ofen (meist Argon, um Oxidation zu verhindern). Das Silizium wird bei exakt 1414 °C geschmolzen.

In diesem Stadium werden auch die sogenannten Dotierstoffe (wie Bor für p-Typ-Silizium oder Phosphor für n-Typ-Silizium) in winzigen, exakt berechneten Mengen hinzugefügt, um die spätere elektrische Leitfähigkeit des Wafers einzustellen.

Nun wird ein einkristalliner Impfkristall (Seed) von oben an die Oberfläche der Schmelze herangeführt. Sobald der Impfkristall die Schmelze berührt, passen sich die flüssigen Siliziumatome an der Grenzfläche exakt an die Gitterstruktur des Impfkristalls an.

Der Impfkristall wird nun unter ständiger Rotation extrem langsam nach oben gezogen. Die Rotationsgeschwindigkeit, die Ziehgeschwindigkeit und die Temperaturführung müssen mit höchster Präzision von Computern gesteuert werden. 🌡️

Durch das langsame Ziehen erstarrt das Silizium am Impfkristall und wächst zu einem massiven, zylinderförmigen Einkristall heran – dem sogenannten Ingot (oder Boule). Ein moderner 300-mm-Ingot kann über zwei Meter lang sein und mehrere hundert Kilogramm wiegen. Ein spezielles Verfahren, das Magnetic Czochralski (MCZ) Verfahren, nutzt starke Magnetfelder rund um den Tiegel, um die Konvektionsströmungen in der Schmelze zu beruhigen. Dies ist entscheidend, um die Sauerstoffaufnahme aus dem Quarztiegel in den Kristall zu kontrollieren und eine homogene Verteilung der Dotierstoffe zu gewährleisten.

Für spezielle Anwendungen, insbesondere in der Hochleistungselektronik (z. B. Thyristoren für Stromnetze oder Hochfrequenzbauteile), bei denen absolute Sauerstofffreiheit und extrem hohe spezifische Widerstände gefordert sind, wird das Float-Zone-Verfahren genutzt.

Hierbei wird kein Tiegel verwendet, was die Kontamination durch Sauerstoff aus dem Quarz eliminiert.

Ein Stab aus polykristallinem Silizium wird vertikal eingespannt. Eine ringförmige Hochfrequenz-Induktionsspule fährt langsam am Stab entlang und schmilzt dabei lokal eine schmale Zone auf. Die Oberflächenspannung hält das flüssige Silizium in der Schwebe. Am unteren Ende wird ein Impfkristall angesetzt. Während die Spule nach oben wandert, kristallisiert das Silizium unten als perfekter Einkristall aus, während Verunreinigungen in der flüssigen Schmelzzone verbleiben und nach oben "geschoben" werden. FZ-Wafer sind deutlich teurer in der Herstellung und auf kleinere Durchmesser (meist bis 200 mm) beschränkt.

Der fertige Ingot wird zunächst an den Enden gekappt und exakt zylindrisch geschliffen. Zudem wird eine kleine Kerbe (Notch) oder eine flache Kante (Flat) in die Seite geschliffen, die später in der Chipfabrik die Kristallorientierung des Wafers anzeigt.

Anschließend muss der massive Block in hauchdünne Scheiben geschnitten werden. Dies geschieht heute fast ausschließlich durch Diamantdrahtsägen (Diamond Wire Sawing). Ein extrem dünner Stahldraht, der mit mikroskopisch kleinen Industriediamanten besetzt ist, wird in einem komplexen Rollensystem hunderte Male parallel aufgespannt. Der Ingot wird durch dieses Drahtnetz gepresst, während sich der Draht mit hoher Geschwindigkeit bewegt. Dieser Prozess dauert Stunden, produziert aber Hunderte von Wafern gleichzeitig. Das Drahtsägen hat das ältere Slurry-Sägen (bei dem ein unbeschichteter Draht und eine Schleifpaste genutzt wurden) weitgehend verdrängt, da es schneller ist und den "Kerf-Loss" (den Materialverlust durch die Schnittbreite) minimiert. ⚙️

Nach dem Sägen sind die Wafer rau und weisen Mikrorisse auf. Zunächst werden die Kanten der Wafer maschinell abgerundet (Edge Profiling). Dies ist essenziell, da scharfe Kanten extrem anfällig für Abplatzungen sind, die später in der Fertigungsstraße der Chipfabrik zu katastrophalen Brüchen (Wafer-Bruch) führen könnten.

Anschließend werden die Wafer beidseitig geläppt. Sie rotieren unter Druck zwischen zwei gusseisernen Platten in einer Suspension aus Schleifmitteln (z.B. Aluminiumoxid). Dies entfernt die Sägespuren und macht den Wafer absolut planparallel.

Da das Läppen jedoch mechanische Spannungen und winzige Defekte in den obersten Kristallschichten (Sub-Surface Damage) hinterlässt, folgt ein nasschemischer Ätzschritt. Die Wafer werden in Säuren (z.B. ein Gemisch aus Salpeter- und Flusssäure) oder Laugen getaucht. Das Ätzmittel trägt schonend einige Mikrometer der Oberfläche ab und hinterlässt eine defektfreie, aber noch leicht matte Oberfläche.

Der wichtigste Schritt zur Erzeugung der spiegelnden, atomar flachen Oberfläche ist das chemisch-mechanische Polieren (CMP - Chemical Mechanical Planarization). Die Wafer werden auf rotierende Polierteller gepresst, die mit speziellen Polyurethan-Pads bezogen sind. Gleichzeitig wird ein "Slurry" zugegeben – eine Flüssigkeit, die sowohl chemische Ätzmittel (meist alkalisch) als auch nanometerkleine Schleifpartikel (z.B. kolloidales Siliziumdioxid) enthält. 

Die Chemie weicht die oberste Atomlage des Siliziums leicht auf, während die mechanische Reibung der Nanopartikel diese Schicht sofort abträgt. Dieser Vorgang wird so lange wiederholt, bis die Oberfläche eine Rauheit im Sub-Nanometer-Bereich erreicht.

Ein fertig polierter Wafer ist so flach, dass, wenn man ihn auf die Größe von Deutschland vergrößern würde, der höchste Berg und das tiefste Tal nur wenige Millimeter voneinander abweichen würden.

Abschließend werden die Wafer in hochreinen Chemikalienbädern (Standard Clean 1 & 2) gewaschen, um jegliche Partikel und Metallionen zu entfernen. Laser-Scansysteme inspizieren jeden einzelnen Wafer auf Defekte, Kratzer oder Partikel, die größer als wenige Nanometer sind.

Für besonders anspruchsvolle Anwendungen (z.B. Prozessoren) wird oft noch eine Epitaxie-Schicht (Epi-Wafer) aufgetragen.

Dabei wird in einem CVD-Reaktor eine zusätzliche, absolut perfekte Siliziumschicht auf den polierten Wafer aufgewachsen. Diese Schicht ist völlig frei von Sauerstoffdefekten und bietet die ultimative Basis für modernste Transistoren.

Um die Komplexität der Substratwahl zu verstehen, lohnt sich ein direkter Vergleich der unterschiedlichen Standards und Verfahren.

Das CZ-Verfahren ist das absolute Arbeitspferd der Industrie. Über 90 % aller Wafer werden so hergestellt.

Der Vorteil liegt in der Skalierbarkeit: Nur mit CZ lassen sich die riesigen 300-mm-Ingots wirtschaftlich ziehen. Ein inhärenter Nachteil ist jedoch der Sauerstoffgehalt, der aus dem Quarztiegel in die Schmelze übergeht. Ironischerweise wird dieser Sauerstoff in der IC-Fertigung oft genutzt ("Internal Gettering"), um metallische Verunreinigungen während der Chip-Produktion im Inneren des Wafers (fernab der aktiven Transistoren an der Oberfläche) zu binden.

Das FZ-Verfahren hingegen liefert das reinste Silizium ohne Sauerstoffkontamination. FZ-Wafer haben einen extrem hohen elektrischen Widerstand, was sie perfekt für Leistungselektronik (z.B. für ICE-Züge oder Windkraftanlagen) macht.

Der Nachteil ist die mangelnde Skalierbarkeit auf große Durchmesser und die deutlich höheren Produktionskosten.

Der Sprung von 200 mm auf 300 mm Durchmesser war ein Meilenstein. Die Fläche eines Kreises wächst im Quadrat zum Radius.

Ein 300-mm-Wafer bietet mehr als die doppelte nutzbare Fläche eines 200-mm-Wafers (ca. 70.000 mm² vs. 31.400 mm²). Dies bedeutet, dass auf einem 300-mm-Wafer mehr als doppelt so viele Chips produziert werden können, was die Kosten pro Chip drastisch senkt. Zudem ist der prozentuale Verlust durch die sogenannte "Edge Exclusion Zone" (der Randbereich des Wafers, der aufgrund von Handhabung und physikalischen Randeffekten nicht für Chips genutzt werden kann) bei größeren Wafern geringer. Dennoch erfordern 300-mm-Wafer aufgrund ihres Eigengewichts völlig automatisierte Handhabungssysteme (FOUPs) in den Fabriken, da Menschen diese nicht mehr manuell und partikelfrei transportieren können.

Die verschiedenen Technologien bringen spezifische Stärken und Schwächen mit sich.

Hier ist eine objektive Gegenüberstellung:

Vorteile:

• Extrem hohe Skalierbarkeit (bis zu 300 mm und experimentell 450 mm).
• Kostengünstigste Methode für die Massenproduktion.
• Ermöglicht "Internal Gettering" durch kontrollierten Sauerstoffgehalt.
• Sehr homogene radiale Dotierstoffverteilung (besonders bei MCZ).

Nachteile:

• Kontamination durch den Quarztiegel (Sauerstoff, Kohlenstoff).
• Tiegel können nur einmal verwendet werden (hohe Materialkosten).
• Nicht geeignet für Bauteile, die extrem hohe spezifische Widerstände benötigen.

Vorteile:

• Absolute Höchstreinheit (kein Tiegel, kein Sauerstoff).
• Ermöglicht extrem hohe spezifische elektrische Widerstände.
• Perfekt für Hochspannungselektronik und Sensoren.

Nachteile:

• Sehr teuer und energieintensiv.
• Durchmesser physikalisch stark limitiert (Standard max. 200 mm).
• Geringere mechanische Stabilität der Wafer bei hohen Temperaturen in der Chip-Fabrik.

Vorteile:

• Deutlich höhere Schnittgeschwindigkeit (höherer Durchsatz).
• Geringerer Materialverlust ("Kerf-Loss") durch dünnere Drähte.
• Umweltfreundlicher, da die aufwendige Wiederaufbereitung der Slurry-Schleifpaste entfällt.

Nachteile:

• Hohe initiale Kosten für den Diamantdraht.
• Hinterlässt spezifische Mikrorillen, die im Läpp-Prozess aufwendig entfernt werden müssen.

Der Markt für Silizium-Wafer wird von wenigen, hochspezialisierten globalen Playern dominiert. Diese Unternehmen betreiben Produktionsstätten weltweit und beliefern Halbleiterfabriken (Fabs) im DACH-Raum sowie in ganz Europa. Im Folgenden sind fünf der wichtigsten Lieferanten aufgeführt:

1. Shin-Etsu Handotai (SEH)
   Das japanische Unternehmen ist der unangefochtene Weltmarktführer in der Produktion von Silizium-Wafern. Shin-Etsu deckt das gesamte Spektrum von 150 mm bis 300 mm ab und ist führend in der Entwicklung von fehlerfreien Einkristallen für modernste Halbleiterprozesse.
   
   
2. SUMCO Corporation
   Ebenfalls in Japan beheimatet, ist SUMCO der zweitgrößte Wafer-Hersteller der Welt. Das Unternehmen entstand aus der Fusion der Siliziumsparten von Sumitomo Metal Industries und Mitsubishi Materials. SUMCO ist ein essenzieller Lieferant für hochreine 300-mm-Wafer für die globale Speicher- und Logikchip-Produktion.
   
   
3. Siltronic AG
   Als europäischer Champion mit Hauptsitz in München (Deutschland) ist Siltronic für den DACH-Raum von herausragender strategischer Bedeutung. Das Unternehmen gehört zu den Top 5 weltweit und betreibt hochmoderne Produktionsstätten in Deutschland, den USA und Asien. Siltronic ist besonders stark im Bereich der hochreinen Epitaxie-Wafer.
   
   
4. GlobalWafers Co., Ltd.
   Dieses Unternehmen aus Taiwan hat sich durch aggressives Wachstum und strategische Übernahmen (unter anderem der Halbleitersparte von SunEdison) zu einem der größten Player weltweit entwickelt. GlobalWafers bietet ein extrem breites Portfolio an, das auch FZ-Wafer und spezialisierte Substrate für Leistungselektronik umfasst.
   
   
5. SK Siltron
   Als Teil der südkoreanischen SK Group ist SK Siltron ein massiv wachsender Anbieter auf dem globalen Wafer-Markt. Neben klassischen Silizium-Wafern investiert das Unternehmen stark in zukunftsweisende Materialien wie Siliziumkarbid (SiC), um die wachsende Nachfrage aus der Automobilindustrie (E-Mobilität) zu bedienen.

Die Herstellung von Silizium-Wafern ist ein Triumph der modernen Materialwissenschaft. Der Prozess, der aus profanem Quarzsand eine atomar perfekte, spiegelnde Scheibe macht, erfordert eine beispiellose Kontrolle über Temperatur, Chemie und Mechanik. Jeder einzelne Schritt – von der Destillation des Trichlorsilans über das monokristalline Wachstum im Czochralski-Ofen bis hin zum chemisch-mechanischen Polieren im Nanometerbereich – muss mit gnadenloser Präzision ausgeführt werden. Die "Eleven Nines"-Reinheit ist keine Marketingfloskel, sondern die harte physikalische Grundvoraussetzung dafür, dass Milliarden von winzigen Transistoren auf einem modernen Mikrochip fehlerfrei schalten können. 🔬

Blickt man in die Zukunft, so wird reines Silizium auf absehbare Zeit das dominierende Substrat für Logikprozessoren, Speicherchips und Standard-Sensoren bleiben.

Die Infrastruktur und das Wissen rund um Silizium sind schlichtweg zu gewaltig, um kurzfristig abgelöst zu werden.

Dennoch zeichnet sich in der Leistungselektronik und Hochfrequenztechnik ein Paradigmenwechsel ab. Sogenannte Verbindungshalbleiter wie Siliziumkarbid (SiC) und Galliumnitrid (GaN) gewinnen massiv an Bedeutung.

Diese Materialien haben eine größere Bandlücke (Wide-Bandgap) als reines Silizium, wodurch sie höhere Spannungen aushalten, höhere Schaltfrequenzen ermöglichen und deutlich weniger Abwärme produzieren. Besonders für die Reichweitensteigerung von Elektroautos und die Effizienz von Schnellladenetzen sind SiC-Wafer heute schon unverzichtbar. Die Herstellung dieser neuen Substrate ist jedoch nochmals komplexer und teurer als die von Silizium.

Letztlich bleibt das Substrat – egal ob Silizium, SiC oder GaN – die unsichtbare, aber alles entscheidende Leinwand, auf der die Halbleiterindustrie die Zukunft unserer digitalen Gesellschaft zeichnet. Die kontinuierliche Weiterentwicklung der Produktionstechnologien der Mikroelektronik wird auch in den kommenden Jahrzehnten der Taktgeber für den globalen technologischen Fortschritt sein.

Mein Name ist Claus Angerhofer - seit 30 Jahren im Dienste der Industrie als Experte für Technologie und Einkauf